Retimer、Redriver、AEC 有什麼不同？高速訊號延伸技術完整解析｜技術年份：2021

當 PCIe、Ethernet、AI Server 與 Data Center Interconnect 持續往更高 Data Rate 發展，高速訊號經過較長 PCB Trace、Connector 與 Cable 後，會面臨更嚴格的：

Insertion Loss、Reflection、Crosstalk、Jitter 與 Signal Integrity

限制。

當被動 Channel 已無法維持足夠 Signal Margin 時，常見的高速訊號延伸方案包括：

Redriver、Retimer、AEC（Active Electrical Cable）

但三者其實不是完全相同層級的技術。

PCI-SIG 將 Redriver 定義為非 Protocol-Aware 的訊號延伸元件，而 Retimer 則屬於 Physical Layer Protocol-Aware 的 Extension Device；AEC 則是一種把主動式訊號處理電子元件整合進 Cable Assembly 的高速銅纜方案。

Retimer、Redriver、AEC 快速比較

項目	Redriver	Retimer	AEC
本質	主動式訊號調理 IC	訊號重新產生 IC	主動式高速 Cable Assembly
主要作用	Equalization、Gain、補償高頻損耗	Clock/Data Recovery、重新產生訊號	在 Cable 內整合 DSP／Retimer 等主動電路
Protocol Awareness	通常無	有，依協定設計	依內部架構與應用而定
是否重新產生 Clock	通常否	是	視 AEC 架構而定
處理累積 Jitter 能力	有限	較強，可重新建立訊號	視內部 DSP／Retimer 架構
功耗／複雜度	較低	較高	高於被動 DAC
典型使用方式	PCB／Board 上	PCB／Board／System 中	直接整合在線材兩端
主要目的	延長有限 Channel Reach	將劣化訊號重新整理後再傳輸	延伸高速 Copper Cable Reach
與 Cable 的關係	元件	元件	完整 Cable Product

最重要的一點是：

Redriver 與 Retimer 是訊號處理技術；AEC 則是把主動式訊號處理整合進線材中的產品方案。

因此不能把 AEC 簡單理解成「第三種 Retimer 晶片」。

Redriver 和 Retimer 到底差在哪？

Redriver 的工作方式相對直接。

高速訊號因 PCB、Connector 或 Cable 產生 Frequency-Dependent Loss 後，Redriver 可以透過：

**CTLE（Continuous Time Linear Equalizer）

• Gain
• Output Driver**

補償部分高頻損耗，使 Eye Opening 得到改善。

PCI-SIG 對 Redriver 的說明指出，它屬於主要以 Analog Signal Conditioning 為基礎、且不具 Protocol Awareness 的 Reach Extension Device。

但 Redriver 並不是重新建立一份全新的數位訊號。

如果輸入端已累積：

• Jitter
• Noise
• Reflection
• Crosstalk
• Distortion

Redriver 能補償部分 Loss，卻不能像 Retimer 一樣透過 Clock and Data Recovery 完整重新建立訊號時序。

Retimer 則更接近：

Receive → Equalize → Clock/Data Recovery → Re-transmit

它會接收已經劣化的高速訊號，Recover Clock 與 Data，再重新送出一份具有新 Timing Reference 的訊號。

因此可以把差異簡化成：

Redriver 是「整理、補強原本的訊號」；Retimer 是「把資料重新判讀，再重新產生訊號」。

PCI-SIG 也明確將 Retimer 定義為 Physical Layer Protocol-Aware、Software-Transparent 的 Extension Device。

為什麼 Retimer 可以支援更困難的高速 Channel？

假設一條高速 Channel 已經因為距離與損耗造成訊號品質明顯下降：

Host → Long PCB / Cable → Device

加入 Redriver 後，比較像：

Host → Loss → Signal Conditioning → Device

而加入 Retimer後，則可以概念化成：

Host → Channel A → Retimer → Channel B → Device

Retimer 將原本一條難以維持 Signal Integrity 的長 Channel，重新劃分成多個較容易管理的 Electrical Segment。

這也是為什麼 PCIe Server、Storage、GPU 與 AI Infrastructure 在高速率與較長 Physical Channel 中，會 increasingly 使用 Retimer。PCI-SIG 在 AI Infrastructure 的最新技術說明中，也將 Retimer 的主要價值定位為延伸 PCB、Cable 與 Enclosure 內的高速 PCIe Reach，同時重新 Equalize 與 Regenerate Signal。

但 Retimer 的代價通常也比較高，包括：

**Power

• Cost
• Latency
• PCB Area
• Thermal Design
• Protocol Complexity**

因此並不是所有高速 Link 都需要 Retimer。

如果原本 Channel Loss 已經符合 Interface Specification，就沒有必要為了「規格看起來比較高級」而強制加入 Retimer 或 Redriver。PCI-SIG 同樣指出，只要 Channel Loss 在規格允許範圍內，就不一定需要額外的 Reach Extension Device。

AEC 是什麼？和 Retimer 又有什麼不同？

AEC 是：

Active Electrical Cable

也就是：

主動式電氣線纜／主動式高速銅纜。

傳統 DAC（Direct Attach Copper）主要依靠被動 Copper Channel 完成傳輸，因此當 Data Rate 提升或 Cable Length 增加後，Insertion Loss 會逐漸限制可用距離。

AEC 則將主動電子元件直接整合進 Cable Assembly，利用 DSP、Retimer／CDR 或其他 Signal Conditioning Architecture 補償傳輸損耗。

Amphenol 對 AEC 的定義即指出，其 AEC 將 Retimer Technology 整合進 Cable，用來重新產生及 Equalize Signal，以突破被動 Copper Cable 的 Reach 與 Signal Integrity 限制。

因此三者的關係可以理解為：

Retimer
＝一種訊號重新產生技術／元件

AEC
＝可能利用 Retimer／DSP 等技術製成的一條完整 Active Cable

不同廠商的 AEC Architecture 並不一定完全相同，所以不能直接說：

「所有 AEC 都等於某一種固定 Retimer。」

AEC 是產品層級的概念，內部 Active Electronics 才是實際負責 Signal Conditioning 的技術。

AEC、DAC、Redriver、Retimer 怎麼選？

沒有一種方案適合所有高速 Link。

使用條件	常見評估方向
短距離、Channel Loss低	Passive DAC／不額外加入 Active Device
PCB Loss略高、需要有限補償	Redriver
較長或複雜 PCIe Channel	Retimer
需要重新建立 Clock／Data	Retimer
短至中距離、高速 Copper Cable	AEC
Passive DAC 太粗、太長或 Loss不足	評估 AEC
更長距離或隔離需求高	AOC／Optical Transceiver
AI Server Rack內高密度互連	DAC／AEC／Optical依距離與功耗評估

AEC 的實際 Reach、Data Rate 與 Power 並沒有一個通用固定值，必須依 Connector Form Factor、Lane Rate、Cable Architecture 與廠商規格確認。

例如目前商用 AEC 已涵蓋 400G、800G 甚至更高速應用；Credo 現行 AEC Portfolio 提供 100G 至 1.6T 等級產品，而部分設計支援最長數公尺的高速 Copper Reach。這些數字屬特定產品能力，不代表所有 AEC 都具有相同規格。

Retimer、Redriver、AEC 與 Signal Integrity 的關係

三種方案真正要解決的核心問題都是：

當被動高速 Channel 的 Signal Margin 不足時，如何維持可靠資料傳輸？

但處理方式不同：

SI 問題	Redriver	Retimer	AEC
Insertion Loss 補償	✓	✓	✓
Equalization	✓	✓	✓
Clock Recovery	—	✓	視架構
重新產生資料	—	✓	視架構
Jitter Reset	有限	較強	視架構
Cable Reach Extension	間接	可	主要目的之一
完整線材整合	—	—	✓

所以在工程選型上，不應先問：

「Retimer、Redriver、AEC 哪個最好？」

而應先確認：

**Interface

• Lane Rate
• Channel Loss
• Cable Length
• Insertion Loss
• Jitter Budget
• Power
• Latency
• Cost
• Thermal**

再決定是否需要 Active Signal Extension。

為什麼 AI Server 與 Data Center 越來越需要主動式訊號延伸？

AI Server 內部存在大量：

CPU、GPU、Accelerator、NIC、DPU、Switch、Storage

高速互連。

隨著 PCIe、Ethernet 與 SerDes Lane Rate 持續提高，同樣長度的 PCB 與 Copper Channel 會面對更嚴格的 Loss Budget。

因此系統設計開始出現更多：

Retimer
AEC
Flyover Cable
Active Copper
Optical Interconnect

等架構，用來降低高速訊號必須穿越長距離 PCB 的壓力。

AEC 特別適合放在 Passive DAC Reach 不足、但又不一定需要全面轉成 Optical 的應用區間。

2021 年已有 800G AEC 正式面向下一代 Data Center 與 AI Server 發表；現今 AEC 也已成為 AI Cluster Rack-Level Copper Interconnect 的重要技術選項之一。

Retimer、Redriver、AEC 核心結論

最簡單可以記成：

Redriver：補償訊號，但不重新建立 Clock 與 Data。

Retimer：Recover Clock／Data，再重新產生高速訊號。

AEC：把主動式 Signal Conditioning／Retiming 技術整合到 Cable Assembly 裡。

因此三者不是單純的：

低階 → 中階 → 高階

關係。

真正的高速訊號延伸選型，需要依：

**Channel Loss

• Reach
• Data Rate
• Protocol
• Latency
• Power
• Cable Architecture
• Signal Integrity**

整體判斷。

如果 Passive Channel 已經符合規格，最簡單的方案通常就是最適合的方案；只有當高速訊號 Margin 不足時，才需要進一步考慮 Redriver、Retimer、AEC 或 Optical Interconnect。

SyncTronics 解决方案

高速傳輸系統是否需要 Redriver、Retimer 或 Active Cable，應從完整 Channel 條件評估，而不是只依標稱頻寬判斷。SyncTronics 可依高速 Interface、Lane Rate、Cable Length、Connector、Insertion Loss、Impedance、Signal Integrity 與設備應用需求，協助評估高速 Cable Assembly 與電子互連方案，並針對 Server、Networking、Data Center 與 AI Infrastructure 等應用進行規格確認與客製化支援。

有線束、連接器、機電元件或客製化需求？歡迎與我們聯絡
如果您正在尋找合適的連接器、線材、線束加工、機電元件或電子互連解決方案，無論是產品選型、規格確認、少量試產（NPI）、OEM／ODM 客製化，或高速傳輸、高可靠度等特殊應用需求，金譽電子科技 可提供專業技術支援與評估。
歡迎前往【聯絡我們】頁面，留下您的需求與聯絡資訊。我們將以專業且快速的服務回覆您的需求，根據您的產品規格、應用需求與專案條件，協助評估最適合的產品與電子互連解決方案，並提供相關技術建議與客製化支援，協助您縮短選型與開發時間、降低專案風險，讓產品更順利導入量產。期待有機會與您合作，為您的每一項專案需求提供值得信賴的技術支援與解決方案。

相關延伸文章

Signal Integrity是什麼？高速線材SI與損耗阻抗解析｜金譽電子科技

PAM4 vs NRZ是什麼？高速傳輸調變技術完整比較｜金譽電子科技

PCIe Gen4、Gen5、Gen6差在哪？頻寬與Lane比較｜金譽電子科技

AI資料中心高速線材怎麼選？DAC、AEC、AOC與光模組比較｜金譽電子科技

免責與交流聲明
本內容係依公開資訊與產業經驗整理，僅供技術交流參考，不構成任何商業、技術或法律之建議或依據。內文所述之規格、材料、製程、應用方式及相關資訊，可能因設計條件、環境因素或使用情境不同而有所差異，相關內容不保證其完整性、正確性或適用性。
讀者應視實際應用情境，與相關設計或技術負責人員確認適用性，並自行評估相關風險。