Signal Integrity 是什麼？高速線材的插入損耗、回波損耗、串擾與阻抗完整解析｜技術年份：2022

高速傳輸線材不能只看「可以跑幾 G」。

當介面從 PCIe、USB4、100G／200G Ethernet 持續往更高速率發展時，即使 Connector 外型正確、線材能正常導通，也不代表高速資料一定能可靠傳輸。

真正需要確認的是整條高速傳輸路徑的：

Signal Integrity（SI，訊號完整性）

其中最常見也最重要的幾個工程指標包括：

Insertion Loss（插入損耗）
Return Loss（回波損耗）
Crosstalk（串擾）
Characteristic Impedance（特性阻抗）

PCI-SIG 在 2026 年高速 Cable Electrical Requirements 的技術議題中，同樣將 Insertion Loss、Integrated Return Loss、Crosstalk、Skew 與 Compliance Methodology 列為高速線材的重要電氣評估項目；Anritsu 對 Data Center 與 HPC 高速 Differential Interconnect 的驗證也以 Differential Insertion Loss、Return Loss、Crosstalk 與 Impedance Discontinuity 為核心 SI 指標。

所以 Signal Integrity 不是單一規格，而是一整套用來確認：

訊號從 Transmitter 經過 PCB、Connector、Cable，再到 Receiver 後，是否仍具有足夠品質被正確判讀的工程概念。

Signal Integrity 是什麼？

Signal Integrity，簡稱 SI，主要用來描述高速 Electrical Signal 在整個傳輸路徑中，能否維持足夠的：

• Waveform Quality
• Amplitude
• Timing Margin
• Noise Margin
• Data Reliability

高速系統中的問題通常不是「完全沒有訊號」，而是訊號經過傳輸路徑後發生：

• Attenuation
• Reflection
• Crosstalk
• Jitter
• Distortion
• Noise

最後造成 Receiver 判斷錯誤。

TE Connectivity 也指出，I/O Speed 提高後，Return Loss、Insertion Loss 與 Crosstalk 等因素會變得更加難以控制，直接形成高速 Interconnect 的 Signal Integrity 挑戰。

高速訊號不是只經過一條 Cable

實際高速資料路徑通常不是：

Transmitter → Cable → Receiver

這麼簡單。

更完整的 Channel 概念可能是：

SerDes / Transmitter
↓
IC Package
↓
PCB Trace
↓
Connector
↓
High-Speed Cable
↓
Connector
↓
PCB Trace
↓
Receiver / SerDes

因此最後的 Signal Integrity 是：

整個 End-to-End Channel 共同決定，而不是只由 Cable 或 Connector 單獨決定。

PCI-SIG 在討論下一代 PCIe Electrical Interconnect 時，也特別強調 End-to-End Link Optimization，必須同時降低 Reflection 與 Crosstalk，並控制整體 Pad-to-Pad Loss；Fly-over Cable 等技術則可用來降低部分 PCB Insertion Loss 壓力。

Signal Integrity 四大核心指標快速比較

指標	主要代表什麼	問題太嚴重可能造成
Insertion Loss	訊號經過 Channel 後衰減多少	Receiver 收到的訊號過弱
Return Loss	因阻抗不匹配而產生多少反射	Reflection、波形失真
Crosstalk	相鄰訊號彼此耦合多少干擾	Noise、Eye Closure、Data Error
Characteristic Impedance	Transmission Line 的電磁傳輸特性	Impedance Discontinuity、Reflection

這四個參數不是彼此獨立。

例如：

Impedance 不連續
→ Reflection 增加
→ Return Loss 表現惡化
→ 接收端波形受到影響

而線材排列與 Connector Pin Field 不佳：

Coupling 增加
→ Crosstalk 增加
→ Noise Margin 降低

因此真正的 SI Design 是整個 Channel 的平衡設計。

Insertion Loss 插入損耗是什麼？

Insertion Loss 可以理解成：

訊號從 Channel 輸入端傳到輸出端時，失去了多少能量。

高速電訊號經過：

• PCB Trace
• Connector
• Contact
• Cable Conductor
• Dielectric Material

時，都可能產生不同程度的 Loss。

Anritsu指出，Cable Insertion Loss 會隨 Cable Type、Operating Frequency 與 Cable Length 改變；一般被動傳輸線中，頻率或線長增加時，損耗通常也會增加。

為什麼高速線材會產生 Insertion Loss？

常見原因包括：

1. Conductor Loss

導體本身具有電阻，高頻下還需考慮 Skin Effect 等高頻效應。

2. Dielectric Loss

訊號傳播時，絕緣材料本身也會造成能量損耗。

3. Cable Length

相同 Cable Structure 下，傳輸距離增加通常代表更大的累積 Loss。

4. Connector 與 Transition

Connector、PCB Launch、Via 與不同結構轉換都可能增加 Channel Loss 或產生額外 Discontinuity。

因此高速 Cable Assembly 不能只看「線材本體」，Connector 與 Cable Termination 同樣重要。

Insertion Loss 是越低越好嗎？

原則上，在其他條件相同時：

Loss 越小，通常越有利。

但工程報告必須先確認數值的表示方式。

如果 Insertion Loss 以「正的衰減值」表示，例如：

3 dB、6 dB、10 dB

通常數字越小代表衰減越少。

但如果 VNA 或 S-Parameter 圖直接顯示：

S21 / Sdd21

通常會看到負的 dB 數值，此時：

越接近 0 dB → Loss 越小

例如概念上：

-3 dB

會比：

-10 dB

代表較少的傳輸損耗。

所以看高速 Cable Test Report 時，不能單純說：

「dB 越大越好」或「越小越好」。

必須先確認它是：

Insertion Loss 的正值表示

還是：

S-Parameter 的負值表示。

Return Loss 回波損耗是什麼？

Return Loss 主要用來評估：

訊號傳輸時，有多少能量因阻抗不匹配而反射回來源端。

理想情況下，高速訊號一路經過：

PCB → Connector → Cable → Connector → PCB

各段 Transmission Line 的 Impedance 應盡可能保持一致。

如果中間突然出現：

• Connector Geometry Change
• Contact Transition
• PCB Via
• Cable Termination
• Conductor Spacing Change
• Impedance Discontinuity

部分訊號能量就可能被反射。

高速系統會因此產生：

• Ringing
• Overshoot
• Undershoot
• Waveform Distortion
• Timing Margin Reduction

USB-IF 的高速 Type-C／USB4 Compliance Requirement 即會同時評估 Insertion Loss、Integrated Return Loss 與 Crosstalk，反映這些參數都是高速 Channel Compliance 的一部分。

Return Loss 是越大還是越小越好？

這裡也要注意表示方式。

如果使用傳統正值：

Return Loss = -20 log |Reflection Coefficient|

則通常：

Return Loss 數字越大 → Reflection 越小 → 越理想。

但如果測試圖直接顯示：

S11 / Sdd11

通常是負 dB，因此：

數值越負，通常代表反射越低。

例如：

S11 = -20 dB

通常比：

S11 = -8 dB

具有較低反射。

這也是為什麼閱讀 VNA、S-Parameter 或 Cable Compliance Report 時，一定要先確認圖表定義，不能只比較數字大小。

Insertion Loss 與 Return Loss 差在哪？

可以用一個簡單比喻理解：

Insertion Loss

關心：

有多少訊號成功往前走，但途中被衰減了？

Return Loss

關心：

有多少訊號因為阻抗不連續而被反射回來？

所以：

Insertion Loss = Forward Transmission Loss

Return Loss = Reflection Performance

兩者都會影響 Receiver 最後看到的訊號品質，但代表的物理問題不同。Keysight 與 Anritsu 的高速 Interconnect 測試方案也會將兩者分開量測。

Crosstalk 串擾是什麼？

Crosstalk 是：

一條訊號路徑的電磁能量耦合到另一條鄰近訊號路徑，造成非預期干擾。

高速 Differential Pair、PCB Trace、Connector Pin 或 Cable Pair 排得很靠近時，電場與磁場之間可能產生 Coupling。

Samtec指出，Connector 內部的 Crosstalk 本質上與電容性及電感性耦合有關，Pin Arrangement、Ground Reference 與 Shielding 都會影響實際高速訊號表現。

常見 Crosstalk 類型包括：

NEXT

Near-End Crosstalk

在干擾訊號來源較靠近的一端觀察到的串擾。

FEXT

Far-End Crosstalk

在 Channel 較遠端觀察到的串擾。

Keysight 的高速 Ethernet Cable／Interconnect Compliance 測試中，即會依應用評估 NEXT、FEXT、PSNEXT、PSFEXT 等不同 Crosstalk 指標。

Crosstalk 為什麼對高速 Cable 特別重要？

當 Cable Assembly 同時包含多組高速 Differential Pair 時，每一組訊號都可能成為：

Aggressor

也可能是：

Victim

如果 Pair-to-Pair Isolation 不足，就可能讓其他 Channel 的高速訊號變成額外 Noise。

常見改善方向包括：

• 控制 Pair Spacing
• 優化 Pair Geometry
• Ground／Shield Design
• Connector Pin Assignment
• Differential Pair Balance
• Cable Shielding
• 降低不必要的 Parallel Coupling Length

Anritsu與Samtec在2026年的高速 Interconnect Characterization 中，實際量測的項目即包含 Insertion Loss、Return Loss、NEXT、FEXT 與 Skew，顯示多 Lane Cable 的 SI 不只要看單一 Lane 的傳輸損耗，也必須評估 Lane 之間的 Coupling。

Characteristic Impedance 特性阻抗是什麼？

Characteristic Impedance 不是單純用電表量到的：

DC Resistance。

它是 Transmission Line 在電磁波傳播時，由其：

• Conductor Geometry
• Conductor Spacing
• Dielectric Material
• Dielectric Constant
• Structure

共同決定的傳輸特性。

高速 Differential Cable、PCB Trace 與 Connector 通常都必須依介面規格控制對應的 Differential Impedance。

重要的是：

不是所有高速介面都固定使用 100Ω。

不同 Interface 可能有不同的 Target Impedance，因此應依正式 Interface Specification 設計，而不是看到「高速線材」就直接套用相同阻抗。

Samtec的高速 Interconnect 技術資料也將 System Impedance 列為 Connector Selection 與 Signal Integrity Design 的核心條件之一。

為什麼 Impedance 不匹配會造成 Reflection？

假設一個高速訊號原本沿著穩定的 Transmission Line 傳播。

途中突然從：

Z₁

進入：

Z₂

如果兩段 Impedance 差異過大，部分能量就無法完全往前傳送，而會產生 Reflection。

因此高速 Channel 最重要的設計原則之一，不是要求所有結構完全沒有變化，而是：

盡可能減少過大的 Impedance Discontinuity。

實務上常見容易產生 Discontinuity 的位置包括：

• PCB Via
• Connector Contact
• Cable-to-Connector Transition
• Solder Joint
• Crimp Area
• Pair Geometry Change
• PCB Launch

Anritsu目前的高速 Differential Interconnect Test 也會透過 VNA 與 Time-Domain／TDR-like Analysis 觀察 Impedance Discontinuity 與 Interconnect Behavior。

為什麼 Connector 會影響 Signal Integrity？

Connector 在低速系統中可能看起來只是一個：

Mechanical Connection

但到了高速傳輸環境，它其實是整條 Transmission Line 的一部分。

高速 Connector 的：

• Contact Length
• Pin Arrangement
• Ground Assignment
• Pair Spacing
• Shielding
• Launch Geometry
• Material
• Mating Structure

都可能影響：

Impedance
Insertion Loss
Return Loss
Crosstalk

Samtec也指出，Connector Stack Height、Signal-to-Ground Arrangement 與 Ground Shielding 都可能影響高速 Signal Quality；較短的高速 Signal Path 通常有利於降低 Reflection 與 Crosstalk 發生作用的程度。

所以：

高速 Cable 表現很好，不代表加上一個不適合的 Connector 後，整條 Channel 仍然會很好。

高速 Cable 的結構如何影響 SI？

Cable 本體常見的影響因素包括：

Cable 設計因素	主要影響
Conductor Size	Conductor Loss、Cable Size
Pair Geometry	Differential Impedance、Balance
Pair Spacing	Crosstalk
Dielectric Material	Loss、Impedance、Propagation
Shielding	EMI、Pair-to-Pair Coupling
Cable Length	Insertion Loss、Timing
Termination	Reflection、Return Loss
Manufacturing Tolerance	Impedance Consistency、Skew

因此真正高品質的高速 Cable Assembly，關鍵不只是使用某一種「高級材料」，而是整個：

Geometry + Material + Process + Connector + Termination

能否穩定維持設計要求。

Skew 為什麼也重要？

高速 Differential Signal 是利用一對訊號：

P / N

共同傳輸資料。

如果 Differential Pair 兩條導體的：

• Physical Length
• Electrical Length
• Dielectric Environment

差異過大，就可能產生：

Intra-Pair Skew

另外多 Lane 系統也可能關注：

Lane-to-Lane Skew

Keysight 的 USB Type-C Cable Compliance Test 就包含 Propagation Delay、Intra-pair Skew、Differential Impedance、Insertion Loss、Return Loss 與 Crosstalk 等多項量測。

這再次說明：

Signal Integrity 不能只靠一個 dB 數字判斷。

S-Parameter 是什麼？

高速 Interconnect 常用：

S-Parameters（Scattering Parameters）

描述不同 Port 之間高頻訊號的傳輸與反射行為。

簡化理解：

S21

代表：

Port 1 → Port 2 的傳輸

常與 Insertion Loss 相關。

S11

代表：

Port 1 的反射

常與 Return Loss／Reflection 相關。

Differential High-Speed Channel 則常看到：

Sdd21、Sdd11

等 Mixed-Mode S-Parameter。

VNA（Vector Network Analyzer）就是高速 Cable、Connector 與 PCB Interconnect 量測 S-Parameter 的重要設備之一；Anritsu與Keysight的高速 Interconnect Test Solution 均以 VNA 進行相關 Characterization。

TDR 又是做什麼？

TDR（Time Domain Reflectometry）主要從 Time Domain 觀察 Transmission Line 的反射與 Impedance Variation。

可以幫助工程師判斷：

阻抗問題大約出現在 Channel 的哪個位置。

例如：

PCB → Connector → Cable

如果中間某處突然出現明顯 Impedance Discontinuity，TDR 就能協助定位。

所以可以簡單理解：

VNA / S-Parameter
→ 看 Frequency Domain Performance

TDR
→ 看 Time Domain／Impedance Profile

實際高速 SI Verification 往往會搭配兩種觀察方式，而不是只看單一測試結果。Anritsu目前的高速 Interconnect Solution 同樣結合 Differential S-Parameter 與 TDR-like Time-Domain Analysis。

Eye Diagram 和這四個參數有什麼關係？

Insertion Loss、Reflection、Crosstalk、Jitter 等問題最後都可能反映到 Receiver 所看到的 Waveform。

Eye Diagram 可以將大量 Bit Waveform 疊加，形成類似「眼睛」的圖形。

如果 SI 狀況較差，可能看到：

• Eye Height 下降
• Eye Width 下降
• Noise 增加
• Jitter 增加
• Eye Closure

但 Eye Diagram 是最後 Signal Quality 的綜合觀察方式之一，不應取代對：

Insertion Loss
Return Loss
Crosstalk
Impedance

等 Channel Parameter 的分析。

高速 Cable Test 應該只看單一數字嗎？

不應該。

假設兩條 Cable：

Cable A

Insertion Loss 很低，但 Return Loss 很差。

Cable B

Insertion Loss稍高，但：

• Impedance穩定
• Reflection較低
• Crosstalk較低

不代表 Cable A 就一定比較好。

真正判斷必須回到：

Interface Compliance Mask / Limit

以及整體：

Channel Budget

是否符合要求。

因此高速 Cable Engineering 的重點不是追求某一項參數「數字最好看」，而是：

整條 Channel 在指定頻率、Data Rate、Length 與 Application 下能通過完整 Compliance Requirement。

Signal Integrity 與 Data Rate 的關係

Data Rate 越高，不代表單純把 Cable 做粗就能解決。

當 SerDes Speed 持續上升，高頻 Energy 也會延伸到更高 Frequency Range，對：

• Material Loss
• Connector Transition
• Impedance Discontinuity
• Crosstalk
• PCB Routing
• Testing Bandwidth

的要求都會提高。

2026 年 Anritsu 與 FIT 已展示 448G-per-Lane Twinax Cable 的開發與量測，並指出隨高速 Copper Interconnect 從 224G/Lane PAM4 往更高速世代發展，Attenuation、Reflection、Crosstalk、Thermal 與 Connector Performance 的挑戰持續提高。

這也是為什麼 AI Server 與下一代 Data Center Interconnect 越來越重視 SI。

Signal Integrity 對 AI Data Center 有什麼重要性？

AI Infrastructure 內部存在大量：

GPU
NIC / DPU
Switch
Server
Rack

高速互連。

從 100G、200G、400G、800G 到更高速 Ethernet，以及 PCIe 等高速介面，資料率持續提升後，Cable／Connector 已經不能只被視為被動配件。

只要整條 Channel 的 SI 不足，就可能需要：

• Shorter Reach
• Better Cable
• Better PCB Material
• Retimer
• Equalization
• Different Connector
• Optical Interconnect

來重新取得足夠 Margin。

PCI-SIG也指出，Retimer與Fly-over Cable等技術正被用來處理高速 Channel Insertion Loss 與 Electrical Reach 的限制。

高速 Cable Signal Integrity 選型應該看什麼？

實際 Cable Assembly 選型可以先確認：

1. Interface

例如：

Ethernet
PCIe
USB
SAS

2. Data Rate / Lane Rate

確認：

Total Bandwidth

以及：

Per-Lane Data Rate

3. Target Impedance

依正式 Interface Specification 確認 Differential／Single-Ended Impedance。

4. Cable Length

確認傳輸距離是否符合 Channel Loss Budget。

5. Insertion Loss

確認指定 Frequency Range 的 Transmission Loss。

6. Return Loss

確認 Channel Reflection 是否符合要求。

7. Crosstalk

多 Pair／Multi-Lane Cable 特別重要。

8. Skew

確認 Differential Pair 與 Multi-Lane Timing Consistency。

9. Connector

不能只確認 Mechanical Mating，也要確認 High-Speed Electrical Performance。

10. Complete Channel

最後確認：

PCB + Connector + Cable + Receiver

而不是只確認單一 Cable 規格。

四大 SI 指標應該怎麼記？

最簡單的方式：

Insertion Loss：訊號往前走時，掉了多少。

Return Loss：訊號因阻抗不匹配，被反射多少。

Crosstalk：隔壁訊號跑進來干擾多少。

Characteristic Impedance：整條高速 Transmission Line 是否維持設計要求。

而真正的 Signal Integrity 是：

這些因素共同作用後，Receiver 是否仍能可靠判讀資料。

Signal Integrity 核心結論

高速傳輸不是：

Connector 接得上
＋
Cable 導得通
＝
一定能高速傳輸。

更完整的工程邏輯應該是：

**Interface Specification

• Lane Rate
• Characteristic Impedance
• Insertion Loss
• Return Loss
• Crosstalk
• Skew
• Connector
• Cable Length
• Complete Channel**

共同決定最後的 Signal Integrity。

尤其當高速介面持續往更高 Lane Rate 發展時，Cable、Connector 與 PCB 都已經成為完整高速 Channel 的一部分。

因此真正好的高速互連設計，不只是追求「速度更快」，而是：

在目標資料速率與傳輸距離下，仍保有足夠的 Signal Margin，讓資料可以穩定、可靠地從 Transmitter 到達 Receiver。

常見問題

Signal Integrity 是什麼？

Signal Integrity 是用來描述 Electrical Signal 經過完整傳輸路徑後，是否仍能維持足夠的波形、振幅、Timing 與 Noise Margin，使 Receiver 能可靠判讀資料的工程概念。高速系統通常需同時評估 Insertion Loss、Return Loss、Crosstalk、Impedance、Jitter 與其他 Channel Parameters。

Insertion Loss 和 Return Loss 有什麼差別？

Insertion Loss 主要描述訊號往前傳輸時的能量衰減；Return Loss 則描述因 Impedance Mismatch 造成的反射程度。兩者代表不同的 Signal Integrity 問題。

高速 Cable 的 Insertion Loss 越低越好嗎？

在相同條件與相同規格下，較低 Loss 通常較有利，但必須確認報告採用的是正值 Attenuation 或負值 S21／Sdd21 表示方式，並以正式 Interface Compliance Limit 為判斷標準。

為什麼高速 Cable 要做阻抗控制？

因為較大的 Impedance Discontinuity 會增加 Reflection，進一步影響 Return Loss 與接收端 Signal Quality。高速 Cable、Connector 與 PCB 應依所使用的 Interface Specification 控制對應 Transmission Line Impedance。

高速 Cable 要怎麼測 Signal Integrity？

常見方式包括使用 VNA 量測 S-Parameter、Insertion Loss、Return Loss、Crosstalk，再搭配 TDR／Time-Domain Analysis 觀察 Impedance Profile；實際 Compliance Test 項目則依 Ethernet、PCIe、USB 等介面標準而不同。

SyncTronics 解决方案

高速 Cable Assembly 的 Signal Integrity 需從完整 Channel 評估，而不能只看 Connector 外型或標稱傳輸速率。SyncTronics 可依實際設備介面、Lane Rate、線長、Characteristic Impedance、Cable Structure、Connector 與應用環境，協助評估高速傳輸線、Cable Assembly 與電子互連方案。SyncTronics 現有高速傳輸產品涵蓋 SFP28、QSFP28、QSFP56、Mini-SAS HD 等介面，可依實際設備與專案條件進行規格確認。

有線束、連接器、機電元件或客製化需求？歡迎與我們聯絡

如果您正在尋找合適的連接器、線材、線束加工、機電元件或電子互連解決方案，無論是產品選型、規格確認、少量試產（NPI）、OEM／ODM 客製化，或高速傳輸、高可靠度等特殊應用需求，金譽電子科技 可提供專業技術支援與評估。

歡迎前往【聯絡我們】頁面，留下您的需求與聯絡資訊。我們將以專業且快速的服務回覆您的需求，根據您的產品規格、應用需求與專案條件，協助評估最適合的產品與電子互連解決方案，並提供相關技術建議與客製化支援，協助您縮短選型與開發時間、降低專案風險，讓產品更順利導入量產。期待有機會與您合作，為您的每一項專案需求提供值得信賴的技術支援與解決方案。

相關延伸文章

QSFP28、QSFP56、QSFP-DD差在哪？速率與Lane比較｜金譽電子科技

AI資料中心高速線材怎麼選？DAC、AEC、AOC與光模組比較｜金譽電子科技

AI資料中心高速傳輸｜400G、800G、1.6T網路架構解析｜金譽電子科技

矽光子是什麼？Silicon Photonics與AI高速光互連解析｜金譽電子科技

免責與交流聲明

本內容係依公開資訊與產業經驗整理，僅供技術交流參考，不構成任何商業、技術或法律之建議或依據。內文所述之規格、材料、製程、應用方式及相關資訊，可能因設計條件、環境因素或使用情境不同而有所差異，相關內容不保證其完整性、正確性或適用性。
讀者應視實際應用情境，與相關設計或技術負責人員確認適用性，並自行評估相關風險。