PCIe Gen4、Gen5、Gen6 差在哪？頻寬、Lane 與高速互連完整比較｜技術年份：2022
PCIe Gen4、Gen5、Gen6 差在哪？頻寬、Lane 與高速互連完整比較｜技術年份：2022
PCI Express（PCIe）是 Server、GPU、AI Accelerator、NIC、NVMe SSD 與其他高速裝置之間的重要互連介面。
從 PCIe Gen4 → Gen5 → Gen6，PCI-SIG 持續將每 Lane 傳輸率加倍：
16 GT/s → 32 GT/s → 64 GT/s
但 PCIe Gen6 的變化不只是「再快一倍」。Gen4、Gen5 延續 NRZ Signaling，而 Gen6 正式導入 PAM4、FLIT Mode、FEC 與 CRC，代表高速 PCIe 開始進入不同的 Electrical Signaling Architecture。
PCIe Gen4、Gen5、Gen6 快速比較
|
項目 |
PCIe Gen4 |
PCIe Gen5 |
PCIe Gen6 |
|
Raw Data Rate / Lane |
16 GT/s |
32 GT/s |
64 GT/s |
|
相對前一代 |
2× Gen3 |
2× Gen4 |
2× Gen5 |
|
Signaling |
NRZ |
NRZ |
PAM4 |
|
主要傳輸架構 |
128b/130b |
128b/130b |
FLIT Mode |
|
Error Protection |
PCIe既有機制 |
PCIe既有機制 |
FEC + CRC |
|
x16 雙向總頻寬級距 |
約 64 GB/s |
約 128 GB/s |
最高約 256 GB/s |
|
常見應用 |
GPU、NVMe、NIC、Server |
AI Accelerator、高速 NIC、Storage |
AI／ML、HPC、Data Center 高頻寬互連 |
PCI-SIG 公開資料顯示，PCIe 4.0 為 16 GT/s、PCIe 5.0 為 32 GT/s；PCIe 6.0 則提升至 64 GT/s，x16 Link 可提供最高約 256 GB/s Bidirectional Bandwidth。
PCIe 的 Lane 是什麼？
PCIe 不是單一固定寬度的介面，而是可以透過多組 Lane 擴充頻寬。
常見 Link Width 包含：
x1、x2、x4、x8、x16
Lane 數越多，在相同 PCIe Generation 下可以提供越高總頻寬。PCI-SIG 也將這種可擴充 Link Width 視為 PCIe 的重要架構特色。
可以簡化理解：
總頻寬 ≈ 每 Lane 頻寬 × Lane 數
因此，同樣是 PCIe Gen5：
- x4 常見於高速 Storage
- x8 可用於 Accelerator、NIC 等設備
- x16 則常見於 GPU 與高頻寬加速卡
但「x16」本身不代表速度，必須搭配 Generation 一起看。
例如：
PCIe Gen4 x16 ≠ PCIe Gen5 x16
雖然 Lane 數相同，但 Gen5 每 Lane Data Rate 是 Gen4 的兩倍。
Gen4、Gen5、Gen6 的真正差別在哪？
最重要的差異可以分成三層：
1. 每 Lane Data Rate 持續加倍
Gen4：16 GT/s
Gen5：32 GT/s
Gen6：64 GT/s
因此相同 Lane Count 下，新一代 PCIe 可以提供更高頻寬。
2. Gen6 從 NRZ 轉向 PAM4
Gen4 與 Gen5 使用 NRZ，每個 Symbol 主要承載 1 Bit。
Gen6 改用 PAM4，利用四個訊號電平提高每個 Symbol 的資訊量，使 Data Rate 可以從 32 GT/s 提升至 64 GT/s，同時避免 Nyquist Frequency 跟著直接加倍。
這也是為什麼 PCIe Gen6 對：
Signal Integrity、Noise、Reflection、Crosstalk、Equalization
的要求更加嚴格。
3. Gen6 加入 FLIT、FEC 與 CRC
PCIe Gen6 為了因應 PAM4 較高的 Raw Bit Error Rate，引入：
**FLIT Mode
- FEC
- CRC**
PCI-SIG 的 Gen6 架構以固定 256-Byte FLIT 傳輸，並利用 FEC 與 CRC 進行錯誤修正與偵測，在提高 Data Rate 的同時維持可靠度與低延遲需求。
為什麼 PCIe 速度越快，Cable 與 Connector 越難設計？
PCIe 每一代的速度加倍，並不代表只要換一顆更快的 IC 就能完成升級。
完整高速 Channel 可能包含：
CPU / GPU / Switch
→ PCB
→ Connector
→ Cable
→ Connector
→ PCB
→ Endpoint
當 Data Rate 從 16 GT/s 提升到 32 GT/s、64 GT/s 時，Channel 對以下參數會越來越敏感：
|
高速參數 |
對 PCIe Channel 的影響 |
|
Insertion Loss |
訊號衰減過大會降低 Receiver Margin |
|
Return Loss |
阻抗不連續造成 Reflection |
|
Crosstalk |
相鄰 Lane 產生額外干擾 |
|
Differential Impedance |
失配會惡化反射與 SI |
|
Skew |
影響 Differential Pair 與多 Lane Timing |
|
Connector Transition |
PCB／Connector／Cable交界容易形成 Discontinuity |
PCI-SIG 對 PCIe 5.0 與 6.0 Connector／Cable Assembly 的技術討論也特別指出，隨著 32 GT/s 與 64 GT/s 導入，Loss、Reflection 與 Crosstalk 對整體系統性能的重要性持續提高。
PCIe Gen4、Gen5、Gen6 可以向下相容嗎？
PCIe 架構的重要特色之一就是維持 Backward Compatibility。
例如 PCIe 6.0 仍保留對前五代 PCIe Data Rate 的支援，而前代 PCIe 使用 NRZ、Gen6 高速模式則使用 PAM4。
但向下相容不代表：
插上去就一定以最高速度運作。
實際 Link Speed 仍取決於：
- Host 支援的 PCIe Generation
- Endpoint 支援的 Generation
- Lane Width
- Connector／Cable Electrical Performance
- PCB Channel
- BIOS／Firmware
- Link Training
若 Gen5 裝置連接到僅支援 Gen4 的 Host，Link 通常只能依雙方共同支援的模式建立，而不是自動取得 Gen5 完整頻寬。
PCIe Gen4、Gen5、Gen6 適合哪些應用？
|
應用 |
常見 PCIe 需求方向 |
|
NVMe SSD |
Gen4／Gen5 x4 |
|
GPU |
Gen4／Gen5 x16 |
|
AI Accelerator |
Gen5／Gen6 高頻寬 Link |
|
NIC / DPU |
x8／x16 高速 PCIe |
|
Server / Data Center |
Gen4 → Gen5 → Gen6 持續升級 |
|
HPC |
高 Lane Count＋高 Data Rate |
|
External / Cable Interconnect |
需特別確認 Channel Loss、Connector與Cable規格 |
SyncTronics 目前高速傳輸產品中亦包含 PCIe Gen4 External High-Speed Cable，主要可應用於 Server、External Storage、Accelerator Card、Expansion Chassis 與 HPC 等設備互連。
Gen6 是目前最新的 PCIe 嗎？
不是。
PCI-SIG 已於 2025 年 6 月正式發布 PCIe 7.0 Specification，將 Raw Data Rate 再提升至 128 GT/s。因此 Gen4、Gen5、Gen6 應理解為目前高速運算市場的重要連續世代，而不是把 Gen6 視為 PCIe 技術終點。
但從 Cable、Connector 與 Signal Integrity 的角度來看，Gen4 → Gen5 → Gen6 特別值得比較，因為這三代清楚呈現：
16 GT/s NRZ
→ 32 GT/s NRZ
→ 64 GT/s PAM4
也就是 PCIe 高速互連從單純提高 NRZ Signaling Rate，進一步跨入 PAM4 與 FLIT Architecture 的重要轉折。
PCIe Gen4、Gen5、Gen6 核心結論
如果只記住四個重點：
PCIe Gen4：16 GT/s／Lane，NRZ。
PCIe Gen5：32 GT/s／Lane，NRZ，頻寬再加倍。
PCIe Gen6：64 GT/s／Lane，改用 PAM4，並導入 FLIT、FEC 與 CRC。
x1、x4、x8、x16 代表 Lane 數，不代表 PCIe 世代；真正頻寬必須同時看 Generation＋Lane Count。
因此高速 PCIe 系統不能只問：
「這是 Gen4 還是 Gen5？」
更完整的工程判斷應該是：
**PCIe Generation
- Lane Count
- Data Rate
- Signaling
- Channel Loss
- Connector
- Cable
- Signal Integrity**
一起評估。
SyncTronics 解决方案
PCIe 高速互連從 Gen4、Gen5 進入 Gen6 後，Cable 與 Connector 必須面對更高 Data Rate 與更嚴格的 Signal Integrity 要求。SyncTronics 可依 PCIe Generation、Lane Count、設備介面、線長、Connector、阻抗與 Channel 條件，協助評估 PCIe Cable Assembly 與高速電子互連方案；現有高速傳輸產品亦包含 PCIe Gen4 External High-Speed Cable，可應用於 Server、Storage、Accelerator、Expansion Chassis 與 HPC 等設備。
有線束、連接器、機電元件或客製化需求？歡迎與我們聯絡
如果您正在尋找合適的連接器、線材、線束加工、機電元件或電子互連解決方案，無論是產品選型、規格確認、少量試產（NPI）、OEM／ODM 客製化，或高速傳輸、高可靠度等特殊應用需求，金譽電子科技 可提供專業技術支援與評估。
歡迎前往【聯絡我們】頁面，留下您的需求與聯絡資訊。我們將以專業且快速的服務回覆您的需求，根據您的產品規格、應用需求與專案條件，協助評估最適合的產品與電子互連解決方案，並提供相關技術建議與客製化支援，協助您縮短選型與開發時間、降低專案風險，讓產品更順利導入量產。期待有機會與您合作，為您的每一項專案需求提供值得信賴的技術支援與解決方案。
相關延伸文章
PAM4 vs NRZ是什麼？高速傳輸調變技術完整比較｜金譽電子科技
Signal Integrity是什麼？高速線材SI與損耗阻抗解析｜金譽電子科技
100Ω差分阻抗是什麼？高速Cable與Connector阻抗控制｜金譽電子科技
AI資料中心高速傳輸｜400G、800G、1.6T網路架構解析｜金譽電子科技
免責與交流聲明
本內容係依公開資訊與產業經驗整理，僅供技術交流參考，不構成任何商業、技術或法律之建議或依據。內文所述之規格、材料、製程、應用方式及相關資訊，可能因設計條件、環境因素或使用情境不同而有所差異，相關內容不保證其完整性、正確性或適用性。
讀者應視實際應用情境，與相關設計或技術負責人員確認適用性，並自行評估相關風險。