100Ω 差分阻抗是什麼？高速 Cable 與 Connector 為什麼需要阻抗控制？｜技術年份：2022

在高速傳輸系統中，經常會看到：

100Ω Differential Impedance

例如 QSFP28、QSFP56 等高速互連架構，Connector System 即常以 Nominal 100Ω Differential Impedance 為設計環境。SNIA SFF-8665 最新公開規格明確指出，QSFP28／QSFP56 Connector System 採名義 100Ω Differential Impedance。

但「100Ω」不是指拿萬用電表量 Cable，會看到 100Ω 的 DC Resistance。

它真正描述的是：

一對差分訊號在高速電磁波傳播狀態下所呈現的 Differential Characteristic Impedance。

因此高速 Cable 與 Connector 是否能維持適當阻抗，會直接影響 Reflection、Return Loss 與整體 Signal Integrity。

100Ω 差分阻抗到底是什麼？

高速 Differential Signal 通常由：

P（Positive）
N（Negative）

兩條互補訊號共同傳輸。

這兩條導體不是獨立存在，其：

• Conductor Geometry
• 導體間距
• 絕緣材料
• Dielectric Constant
• Shield Structure
• Ground Reference
• Connector Geometry

都會共同決定 Differential Impedance。

因此高速差分線不能只看 AWG 或導體電阻。

DC Resistance 與 Characteristic Impedance 是不同概念：

項目	DC Resistance	Characteristic / Differential Impedance
主要描述	導體對直流電流的阻力	高速訊號沿 Transmission Line 傳播時的電氣特性
主要影響因素	材料、長度、截面積	Geometry、間距、介電材料、Ground、Shield
常見量測	萬用電表／Resistance Meter	TDR、VNA＋Time Domain
高速 SI 關聯	主要影響導體損耗	直接影響 Reflection 與 Signal Integrity

Keysight 的 TDR 技術資料指出，TDR 可以量測 Transmission Line 的 Characteristic Impedance、Impedance Change 與 Reflection，並用來定位造成 Signal Degradation 的 Impedance Mismatch。

為什麼高速 Cable 與 Connector 一定要控制阻抗？

高速訊號可以把整條路徑視為：

SerDes → PCB → Connector → Cable → Connector → PCB → Receiver

如果整條路徑原本接近目標阻抗，但某個位置突然改變：

100Ω → 120Ω → 100Ω

或：

100Ω → 80Ω → 100Ω

就會形成：

Impedance Discontinuity

部分訊號能量會因此產生 Reflection，而不是完整繼續往 Receiver 傳送。Keysight 對 Transmission Line 的說明也指出，當負載與 Characteristic Impedance 不匹配時，會產生向來源端傳播的 Reflected Wave。

長期累積可能造成：

Reflection
→ Return Loss 惡化
→ Waveform Distortion
→ Eye Opening 下降
→ Signal Margin 降低

所以阻抗控制的目的不是追求一個漂亮的「100」數字，而是：

讓訊號一路經過 PCB、Connector 與 Cable 時，電氣環境不要突然產生過大的變化。

為什麼 Connector 也必須控制 100Ω？

很多人會把阻抗控制理解成「線材問題」。

實際上 Connector 同樣是 Transmission Channel 的一部分。

例如 QSFP28／QSFP56 Connector 的正式 SFF 架構就要求 Connector System 以 Nominal 100Ω Differential Impedance 為設計環境，目的就是降低高速訊號經過 Connector Interface 時的 Transmission Line Discontinuity。

Connector 的以下結構都可能影響阻抗：

Connector 因素	對高速訊號的可能影響
Contact Geometry	改變局部電感／電容
Pin Spacing	改變 Differential Coupling
Ground Pin Arrangement	影響 Return Path
Contact Length	影響局部 Transmission Line
PCB Launch	容易形成 Impedance Discontinuity
Cable Termination	影響 Cable-to-Connector Transition
Shield Structure	影響電磁場分布與 Crosstalk

這也是高速 Connector 不應只用：

Pin 數、Pitch、外型是否能插

來判斷性能的原因。

真正的高速 Connector 還需要評估其 Electrical Performance。

Cable 哪些設計會改變差分阻抗？

高速 Cable 的 100Ω 並不是靠「最後測試調出來」，而是從結構設計開始控制。

主要因素可整理如下：

Cable Design	主要影響
Conductor Diameter	改變電磁場與阻抗
Pair Spacing	直接影響 Differential Coupling
Insulation Thickness	改變導體與周圍介質關係
Dielectric Constant	影響 Signal Propagation 與 Impedance
Pair Geometry	決定 Differential Transmission 特性
Shield / Ground	改變周圍電磁場分布
Twist / Twinax Structure	影響一致性與 Coupling
Manufacturing Tolerance	影響整條 Cable 的 Impedance Uniformity

因此即使兩條 Cable 都標示：

100Ω

實際高速性能仍可能不同。

工程上還需要同時確認：

Impedance Uniformity、Insertion Loss、Return Loss、Crosstalk、Skew

等其他 SI 指標。

100Ω 是不是所有高速介面的標準？

不是。

這一點非常重要。

100Ω 是許多高速 Differential Interconnect 常見的 Nominal Impedance，但不同 Interface 可能採用不同的 Target Impedance。

因此不能採用：

「只要是高速 Cable，就做成 100Ω。」

這種選型方式。

正確流程應該是：

先確認 Interface Specification
→ 再確認 Differential／Single-Ended 架構
→ 再確認 Target Impedance
→ 最後設計 Cable、Connector 與 PCB Channel

例如 QSFP28／QSFP56 Connector System 的公開 SFF 規格明確採 Nominal 100Ω Differential Impedance，但其他介面仍應依各自正式規格判斷。

阻抗不匹配會和 Signal Integrity 發生什麼關係？

阻抗控制其實就是 Signal Integrity 的核心環節之一。

最簡單的關係可以理解為：

問題	後續影響
阻抗突然變化	Reflection 增加
Reflection 增加	Return Loss 表現惡化
Connector Transition 不佳	Local Discontinuity 增加
Pair Geometry 不一致	Differential Balance 惡化
高速頻率提高	小型結構變化影響更加明顯
Signal Margin 降低	Eye Diagram 可能逐漸關閉

因此到了高速傳輸環境，Connector、Cable 與 PCB 已不能被當成彼此獨立的零件。

IEEE 802.3ck 將 Ethernet Electrical Interface 推進到以 100 Gb/s Signaling 為基礎的 100G、200G、400G Electrical Interfaces，也反映每 Lane 速率提高後，Electrical Channel 的設計與驗證重要性持續增加。

100Ω 差分阻抗要怎麼量？

實務上常見兩種方法：

TDR

Time Domain Reflectometry

TDR 將快速 Edge 射入 Cable、Connector 或 PCB，再觀察反射訊號。

它特別適合觀察：

• Characteristic Impedance
• Impedance Profile
• Impedance Discontinuity
• Reflection Location

也就是能協助回答：

「整條 Channel 哪一段開始偏離目標阻抗？」

Keysight 的 TDR 技術說明指出，TDR 可直接分析 PCB、Connector、Cable 等被動元件，並定位 Impedance Mismatch。

VNA

Vector Network Analyzer

VNA 主要量測 S-Parameters，再搭配 Time-Domain Analysis 評估：

• Differential Impedance
• Return Loss
• Insertion Loss
• Reflection
• Transmission Behavior

Anritsu 的 VNA 平台亦可透過 Time-Domain／TDR-like Display 顯示 Impedance 隨時間或距離的變化。

因此高速 Cable／Connector Verification 常不是只確認：

「是不是 100Ω？」

而是確認：

整條 Channel 在規定的 Tolerance、Frequency 與 Application Condition 下，是否維持足夠一致的阻抗與 Signal Integrity。

高速 Cable 與 Connector 選型應該怎麼看？

實務上可以依以下順序確認：

1. Interface：QSFP、SFP、PCIe、Ethernet、USB 或其他介面。
2. Data Rate / Lane Rate：不能只看總頻寬。
3. Target Impedance：依正式 Interface Specification。
4. Cable Length：越長通常代表更嚴格的 Loss Budget。
5. Connector Electrical Performance：不能只確認機械相容。
6. Impedance Uniformity：確認 Transition 是否出現明顯 Discontinuity。
7. Insertion Loss / Return Loss / Crosstalk：搭配 SI 一起判斷。
8. Complete Channel：最後仍應以 PCB＋Connector＋Cable＋Receiver 整體驗證。

100Ω 差分阻抗核心結論

如果只記住三件事：

第一，100Ω Differential Impedance 不是 100Ω DC Resistance。

第二，高速 Cable 與 Connector 必須共同維持適當的 Transmission Line Impedance，避免過大的 Impedance Discontinuity 與 Reflection。

第三，100Ω 並不是所有高速介面的共同標準，實際設計一定要依 Interface Specification。

因此高速 Cable Assembly 的真正設計邏輯不是：

Connector 接得上＋線材導得通

而是：

**Interface

• Differential Impedance
• Cable Geometry
• Connector Transition
• Signal Integrity
• Complete Channel**

共同決定能否可靠完成高速資料傳輸。

SyncTronics 解决方案

高速 Cable 與 Connector 的阻抗控制需依實際 Interface、Lane Rate、Cable Structure、Connector Geometry、線長與完整 Channel 條件進行評估。SyncTronics 現有高速傳輸產品涵蓋 SFP28、QSFP28、QSFP56、Mini-SAS HD、PCIe 等高速 Cable，可依設備介面與專案需求協助進行 Cable Assembly、Connector 與電子互連方案的規格確認與客製化評估。

有線束、連接器、機電元件或客製化需求？歡迎與我們聯絡
如果您正在尋找合適的連接器、線材、線束加工、機電元件或電子互連解決方案，無論是產品選型、規格確認、少量試產（NPI）、OEM／ODM 客製化，或高速傳輸、高可靠度等特殊應用需求，金譽電子科技 可提供專業技術支援與評估。
歡迎前往【聯絡我們】頁面，留下您的需求與聯絡資訊。我們將以專業且快速的服務回覆您的需求，根據您的產品規格、應用需求與專案條件，協助評估最適合的產品與電子互連解決方案，並提供相關技術建議與客製化支援，協助您縮短選型與開發時間、降低專案風險，讓產品更順利導入量產。期待有機會與您合作，為您的每一項專案需求提供值得信賴的技術支援與解決方案。

相關延伸文章

Signal Integrity是什麼？高速線材SI與損耗阻抗解析｜金譽電子科技

PAM4 vs NRZ是什麼？高速傳輸調變技術完整比較｜金譽電子科技

QSFP28、QSFP56、QSFP-DD差在哪？速率與Lane比較｜金譽電子科技

AI資料中心高速線材怎麼選？DAC、AEC、AOC與光模組比較｜金譽電子科技

免責與交流聲明
本內容係依公開資訊與產業經驗整理，僅供技術交流參考，不構成任何商業、技術或法律之建議或依據。內文所述之規格、材料、製程、應用方式及相關資訊，可能因設計條件、環境因素或使用情境不同而有所差異，相關內容不保證其完整性、正確性或適用性。
讀者應視實際應用情境，與相關設計或技術負責人員確認適用性，並自行評估相關風險。